

УДК.621.382: 681.586.776

А. А. Дрючин, к. т. н., доц.; В. А. Кондратюк

**ЦИФРОВОЙ ПРИЕМНИК НА ОСНОВЕ ПЛИС**

Представлены теоретические и экспериментальные исследования цифрового приемника на основе сигнального процессора DSP, показана возможность построения приемников с цифровой обработкой, предложено использовать один из классов сигнальных процессоров и разработан алгоритм работы приемника.

**Ключевые слова:** цифровой приемник, сигнальный процессор DSP, арифметико-логическое устройство, фильтрация, цифровой сигнал.

**Введение с постановкой задачи**

Новое перспективное направление развития микроэлектронной цифровой и аналого-цифровой элементной базы и возникновение новых компонентов позволяют разрабатывать высококачественные приемники на основе цифровых принципов обработки радиосигнала [1].

Цифровая обработка сигнала в приемных системах может быть применена из той области радиотракта, где частота сигнала уменьшается настолько, чтобы можно было без потерь дискретизировать сигнал с помощью АЦП и затем обработать этот сигнал цифровым сигнальным процессором или специализированным процессором [2].

**Целью** этой статьи является построение цифрового приемника на основе DSP сигнального процессора.

**Анализ выбранного метода**

На рис. 1 показана структурная схема цифрового приемника, в котором использованы современные технические решения в области цифровой обработки сигнала на УЧ.




Рис. 1. Структурная схема цифрового приемника

АЦП преобразует аналоговый сигнал, поступающий с выхода широкополосного УЧ в цифровой поток отсчетов, и дальнейшая обработка выполняется цифровыми методами.

Основные элементы цифровой части приемника сосредоточены в модуле цифрового приемника. Этот модуль производит канальную фильтрацию и демодуляцию сигнала. Модуль может обрабатывать один или несколько каналов приема. Основные компоненты модуля – высокочастотный АЦП, цифровой квадратурный понижающий преобразователь DDC и сигнальный процессор.

С выхода модуля информационный поток демодулированных данных от одного или нескольких каналов приема поступает в вычислительный блок для дальнейшей обработки. В этот же блок поступают данные и от других аналогичных приемных модулей,

подключенных к выходу УЧ аналоговых приемных трактов других диапазонов.

### Способ реализации сигнального процессора DSP и алгоритм работы

Сигнальные процессоры DSP позволяют проводить высокую обработку сигналов самого слабого уровня. В сочетании с применением автоматической фильтрации происходит улучшение соотношения сигнал/шум и качество – сигнала повышается.

Для того, чтобы реализовать цифровой приемник на основе цифрового сигнального процессора выберем микропроцессор серии TMS320C2x. На данном процессоре можно реализовать приемник с высокими характеристиками. В основу процессора – функции управления и обработки радиосигналов, а именно: высокая фильтрация и детектирование.

Основанием выбора данного сигнального процессора является то, что он выполнен по гарвардской архитектуре, основанной на разделении шин доступа к встроенной памяти программ и данных. Это позволяет сделать выборку команды и данных в одном машинном цикле и обеспечивает выполнение большинства команд за один цикл. В своем составе он содержит большое количество встроенных фильтров и набор детекторов, что позволяет выполнять приемники высокого уровня.

Структура типового сигнального процессора с фиксированной запятой TMS320C2x приведена на рис. 2.




Рис. 2. Типичная архитектура цифрового сигнального процессора

Сигнальный процессор TMS320xC5x состоит из центрального процессорного устройства (CPU), встроенной памяти программ и нескольких функциональных периферийных устройств, что большей частью позволяет избежать использования дополнительной

внешней аппаратуры.

Центральное процессорное устройство CPU. В его состав входят:

- 32-разрядный АЛУ, который выполняет большинство команд за один цикл;
- аккумулятор АСС, разделенный на два сегмента по 16 разрядов (АССН и АССЛ)
- аккумуляторный буфер АССВ;
- арифметическое устройство вспомогательных регистров АРА U;
- регистровый файл АR0-AR7 и регистр INDR;
- независимый логический блок PLU;
- аппаратный умножитель 16x16;
- указатель команд РС;
- мультиплексоры MUX.

Арифметико-логическое устройство (АЛУ). На первый вход АЛУ поступают данные одного из таких устройств: регистра масштабирования и смещения SPL; регистра сдвига SFL на выходе регистра умножителя PREG аккумуляторного буфера АССВ.

На второй вход АЛУ данные всегда поступают с аккумулятора АСС, а результат выполнения операций поступает также в АСС. Регистр сдвига SR, соединенный с выходом АСС, выполняет сдвиг влево на 0 – 7 разрядов, что происходит в цикле передачи данных из АЛУ на внутреннюю шину данных.

Аппаратный умножитель 16x16. Выполняет операции над числами со знаком и без знака. Операнды поступают из памяти данных. Один из операндов может быть константой, представленной непосредственно в команде. Для временного хранения одного из операндов используется 16-разрядный регистр TREG. В 32-разрядный регистр PREG загружается результат умножения.

Логический блок PLU выполняет операции независимо от АЛУ, результат операций в PLU не влияет на биты состояния АЛУ. Первый операнд поступает в PLU из памяти данных, второй – из памяти или программ регистра манипуляции битами (DBMR). Специальные логические команды, выполняемые только PLU, позволяют в 16-разрядном слове устанавливать и очищать любое количество бит в произвольной комбинации. Результат операций в PLU хранится в той же ячейке памяти, откуда был избран первый операнд. Итак, логические операции можно выполнять непосредственно с содержанием любой ячейки памяти данных, в частности, с содержанием первых 16 портов ввода-вывода, которые могут адресоваться как память данных (адреса 50H-5FH).

Для того, чтобы приемник нормально работал, сначала необходимо правильно настроить его компоненты. Как только они будут настроены, то приемник должен реагировать на изменения уровня сигнала и элементов управления.

Алгоритм работы цифрового приемника, реализованного на сигнальном процессоре, приведен на рис. 3.




Рис. 3. Алгоритм работы цифрового приемника

### Результаты моделирования

При проведении экспериментальных исследований была использована программа DSPhilrus для цифровой фильтрации. В левой части окна этой программы расположены 22 кнопки готовых фильтров. Чтобы изучить АЧХ и характеристики каждого из этих фильтров, достаточно нажать кнопку нужного фильтра и потом нажать кнопку "Хар" – в окне мы увидим увеличенную АЧХ и подробные характеристики выбранного фильтра.

Полосовые фильтры применяют для приема SSB-сигналов в условиях, когда другой SSB-сигнал расположен точно на частоте полезного. Преимущества основываются на том, что энергия SSB-сигнала распределена равномерно, а, в зависимости от особенностей конкретного голоса, сконцентрирована в относительно нешироких участках спектра. При удачном подборе параметров полосового фильтра (совпадения его максимумов АЧХ с областями, в которых сосредоточена большая часть энергии полезного SSB-сигнала) можно улучшить соотношение сигнал/шум.

На рис. 4 показан слабый SSB-сигнал в шумах при выключенном DSPhilrus.




Рис. 4. Слабый SSB-сигнал в шумах при выключенном DSPfilterus

Подключим полосовой фильтр 2,2 kHz и получим следующий результат. На рис. 5 показан SSB-сигнал при подключении полосового фильтра 2,2 kHz.



Рис. 5. SSB-сигнал при подключении полосового фильтра 2,2 kHz

На рис. 6 показан SSB-сигнал при подключении фильтра «Юзер 4».




Рис. 6. SSB-сигнал при подключении фильтра «Юзер 4»

Окно внизу слева показывает АЧХ, включенного в данный момент фильтра. АЧХ, проектируемого нами фильтра, появится там только после нажатия "ОК". В окне "Тип" мы зададим тип проектируемого фильтра.

### Выводы

Синтезирован цифровой приемник на основе цифрового сигнального процессора, который обеспечивает высокие характеристики устройства. Предложена реализация сигнального процессора DSP и алгоритм его работы. Проведены экспериментальные исследования, благодаря чему получен качественно отфильтрованный SSB-сигнал. Полученные результаты актуальны для практических применений при проектировании новых радиоприемных устройств и модернизации существующих.

### СПИСОК ЛИТЕРАТУРЫ

1. Сергиенко А. Б. Цифровая обработка сигналов. / А. Б. Сергиенко. – П.: Наука, 2002. – 605 с.
2. Гольденберг Л. М. Цифровая обработка сигналов: Учеб. пособие для вузов/ Л. М. Гольденберг, Б. Д. Матюшин, М. Н. Поляк. – 2-изд., перераб. и доп. – М.: Радио и связь, 1990. – 256 с.
3. Ревич Ю. В. Практическое программирование микроконтроллеров Atmel AVR на языке ассемблера / Ю. В. Ревич. – СПб.: БВХ-Петербург, 2008. – 384 с.
4. Сперанский В. С. Сигнальные микропроцессоры и их применение в системах телекоммуникаций и электроники / В. С. Сперанский. – П.: Телеком, 2008. – 171 с.

*Дрючин Александр Алексеевич* – к. т. н., доцент кафедры телекоммуникационных систем и телевидения.

*Кондратюк Виталий Александрович* – магистр кафедры телекоммуникационных систем и телевидения.

Винницкий национальный технический университет.